FPGA-Based Hardware Matrix Inversion Architecture Using Hybrid Piecewise Polynomial Approximation Systolic Cells

dc.coverage.spatial	Generación de conocimiento
dc.creator	ALEJANDRO ARTURO CASTILLO ATOCHE
dc.date	info:eu-repo/date/embargoEnd/2099-12-31
dc.date	2020-01-18
dc.date.accessioned	2021-06-22T17:51:26Z
dc.date.available	2021-06-22T17:51:26Z
dc.identifier	doi:10.3390/electronics9010182
dc.identifier.uri	http://redi.uady.mx:8080/handle/123456789/5608
dc.language
dc.publisher	Electronics
dc.relation	citation:0
dc.rights	info:eu-repo/semantics/embargoedAccess
dc.source	urn:issn:2079-9292
dc.subject	info:eu-repo/classification/cti/7
dc.subject	INGENIERÍA Y TECNOLOGÍA
dc.title	FPGA-Based Hardware Matrix Inversion Architecture Using Hybrid Piecewise Polynomial Approximation Systolic Cells
dc.type	info:eu-repo/semantics/article

Archivos en el recurso

Archivos	Tamaño	Formato	Ver
No hay archivos asociados a este recurso.